Grundlegend optimierter Entwurf eines AES-Algorithmus in FPGA

Dieses Buch konzentriert sich hauptsächlich auf die Forschung im aktuellen Bereich der Netzwerksicherheitsalgorithmen und deren optimierten Entwurf im Bereich der Flächenoptimierung. Dieses Buch richtet sich an ein breites Spektrum von Lesern, die von einem Verständnis des AES-Algorithmus und seines Gesamtprozesses in Verbindung mit der VHDL-Softwareimplementierung auf Xilinx-FPGA-Bausteinen profitieren werden. Dazu gehören Studenten und Fachleute auf dem Gebiet der Datenverarbeitung und Datenkommunikation, Designer und Implementierer sowie Kunden und Manager im Bereich Datenkommunikation und Netzwerke. Dieses Buch ist so konzipiert, dass es für Leser mit wenig oder mehr Hintergrundwissen über kryptografische Algorithmen in sich abgeschlossen ist.

Maße: 22.0 x15.0 x0.6 cm